PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001345325 A

(43) Date of publication of application: 14.12.01

(51) Int. Cl

H01L 21/3205 H01L 21/304

(21) Application number: 2000166219

(22) Date of filing: 02.06.00

(71) Applicant:

NEC KYUSHU LTD

(72) Inventor:

MITSUYA SACHIKO


(54) WIRING FORMATION METHOD OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a wiring formation method inhibiting generation of erosion at a region where the dishing of wide wiring and concentration of wiring in the formation of copper-family groove wiring by the chemical mechanical polishing method (CMP polishing method).

SOLUTION: A barrier metal film 6a and a plated seed film are successively formed on an entire surface including a first wiring groove 3 that is formed at an insulating film 2 on a semiconductor substrate 1 and a second wiring groove 5 that is wider than the wiring groove 3, and a first copper-plated film 7a is electrically plated for heat treatment. Then, after a second copper-plated film 7b is electrically plated onto the first copper-plated film 7a, polishing is made until the surface of the insulating film 2 is exposed by the CMP polishing method, thus forming groove wiring at the first wiring groove 3 and the second wiring groove 5. The first copper-plated film 7a is recrystallized by heat treatment and its hardness decreases, and a polishing speed becomes faster than that of the second

copper-plated film 7b, thus inhibiting the dishing of wide wiring in CMP polishing.



(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001-345325

(P2001-345325A)

(43)公開日 平成13年12月14日(2001.12.14)

(51)Int.Cl. ⁷	識別記号	F I			テーマコート'	(参考)
H01L 21/3205		H01L 21/304	622	N	5F033	
21/304	622		622	X		
		21/88		K		
				R		

審査請求 未請求 請求項の数8 OL (全6頁)

(21)出願番号 特願2000-166219(P2000-166219)

平成12年6月2日(2000.6.2)

(71)出願人 000164450

九州日本電気株式会社

熊本県熊本市八幡一丁目1番1号

(72)発明者 三津家 祥子

熊本県熊本市八幡一丁目1番一号 九州日

本電気株式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5F033 HH11 HH13 HH14 HH21 HH32

HH33 MM01 MM08 MM12 MM13 MM29 PP15 PP27 PP33 QQ08 QQ09 QQ10 QQ19 QQ48 QQ73 QQ82 QQ83 QQ85 RR04 RR06

WW03 XX00 XX05


(54) 【発明の名称】半導体装置の配線形成方法

(57)【要約】

(22)出願日

【課題】化学機械研磨法 (CMP研磨法) による銅系溝配線形成における広幅配線のディッシングや配線の密集する領域のエロージョン発生を抑制した配線形成方法を提供する。

【解決手段】半導体基板1上の絶縁膜2に形成された第1の配線溝3と該配線溝よりも幅広の第2の配線溝5を含む全面にバリアメタル膜6a、めっきシード膜を順次形成した後、第1の銅めっき膜7aを電気めっきして、熱処理する。次いで、第1の銅めっき膜7a上に第2の銅めっき膜7bを電気めっきした後、CMP研磨法で絶縁膜2の表面が露出するまで研磨して第1の配線溝3および第2の配線溝5に溝配線を形成する。第1の銅めっき膜7aが熱処理により再結晶化して硬度が減少し、第2の銅めっき膜7bよりも研磨速度が大きくなり、CMP研磨における広幅配線のディッシングが抑制できる。



【特許請求の範囲】

【請求項1】 半導体基板上の絶縁膜に第1の配線溝と 該第1の配線溝よりも幅広の第2の配線溝を形成する工程と、前記第1の配線溝および前記第2の配線溝を含む 前記絶縁膜表面に第1のバリア膜を被覆する工程と、前 記第1のバリア膜表面にめっきシード膜を形成した後、 該めっきシード膜表面に第1の銅めっき膜を電気めっき する工程と、前記第1の銅めっき膜を電気めっき する工程と、前記第1の銅めっき膜上に第2の銅めっき膜を前記第1および第2の配線溝の表面よりも高くな き膜を前記第1および第2の配線溝の表面よりも高くな る厚さに電気めっきする工程と、化学機械研磨法で前記 絶縁膜の表面が露出するまで前記第1および第2の銅めっき膜の形成された前記半導体基板を研磨平滑化して前 記第1および第2の配線溝に溝配線を形成する工程とを 含むことを特徴とする半導体装置の配線形成方法。

【請求項2】 半導体基板上の絶縁膜に第1の配線溝と 該第1の配線溝よりも幅広の第2の配線溝を形成する工 程と、前記第1の配線溝および前記第2の配線溝を含む 前記絶縁膜表面に第1のバリア膜を被覆する工程と、前 記第1のバリア膜表面にめっきシード膜を形成した後、 該めっきシード膜表面に第1の銅めっき膜を電気めっき する工程と、前記第1の銅めっき膜を熱処理して再結晶 化する工程と、前記第1の銅めっき膜上に第2の銅めっ き膜を前記第1および第2の配線溝の表面よりも高くな る厚さに電気めっきする工程と、フォトリソグラフィ技 術により前記第1のバリア膜を除く前記めっきシード 膜、前記第1の銅めっき膜および前記第2の銅めっき膜 をパターニングして前記第1の配線溝および前記第2の 配線溝に選択的に表面から突出した導電体膜パターンを 形成する工程と、化学機械研磨法で前記絶縁膜の表面が 30 露出するまで前記導電体膜パターンの形成された前記半 導体基板を研磨平滑化して前記第1および第2の配線溝 に溝配線を形成する工程とを含むことを特徴とする半導 体装置の配線形成方法。

【請求項3】 前記第1のバリア膜としてTa膜, Ta N膜, Ta/TaN積層膜(但しTaNが下層)または TiN膜を使用する請求項1または2記載の半導体装置 の配線形成方法。

【請求項4】 前記めっきシード膜にCu, Auまたは Agを使用することを特徴とする請求項1または2記載 40 の半導体装置の配線形成方法。

【請求項5】 前記第1および前記第2の銅めっき膜の 電気めっきに硫酸酸性硫酸銅めっき液を使用することを 特徴とする請求項1または2記載の半導体装置の配線形 成方法。

【請求項6】 前記第1の銅めっき膜の前記熱処理の温度が120℃以上であることを特徴とする請求項1または2記載の半導体装置の配線形成方法。

【請求項7】 前記第1の銅めっき膜の前記熱処理が真空中または不活性ガス中で行われることを特徴とする請 50

【請求項8】 請求項1または2記載の半導体装置の配線形成方法において、前記化学機械研磨法で前記絶縁膜

求項1,2または6記載の半導体装置の配線形成方法。

の表面が露出するまで前記第1および第2の銅めっき膜の形成された前記半導体基板を研磨平滑化して前記第1 および第2の配線溝に溝配線を形成する工程の後、さら に前記溝配線表面に第2のバリア膜を形成する工程を含 むことを特徴とする半導体装置の配線形成方法。

【発明の詳細な説明】

0 [0001]

【発明の属する技術分野】本発明は半導体装置の配線形成方法に関し、特に配線溝に導電体を充填後、化学機械研磨 (Chemical—Mechanical—Polish,以下、CMPという) 法によって研磨して埋込み配線 (溝配線)を形成する場合に、CMP研磨による広幅配線のディッシングや小幅配線密度が高い領域のエロージョンを低減した半導体装置の配線形成方法に関するものである。

[0002]

【従来の技術】半導体装置の高集積化によりその内部配 20 線の微細化技術の開発が重要な課題となっている。配線 の微細化の方法の一つとして、半導体基板上の絶縁膜に 満を形成し、その溝に導電体層を埋め込む技術、所謂溝 配線技術が検討されている。

【0003】配線材料としては、従来A1合金が使用されているが、配線の低抵抗化のために銅系配線材料も使用されるようになっている。

【0004】銅系配線材料を使用した溝配線技術の例を 図5を参照して説明する。まず、図5(a)に示すように、あらかじめ素子(図示せず)が形成された半導体基 板1上に二酸化シリコン(SiO_i)膜のような絶縁膜 2を形成した後、この絶縁膜2に、露光と異方性ドライエッチングにより、小幅配線溝3と広幅配線溝5を形成する。小幅配線溝3の幅は例えば $0.2\sim0.5\mu$ m、深さは 0.5μ mである。また、広幅配線溝5の幅は $10\sim50\mu$ mで、深さは 0.5μ mである。

【0005】次に、絶縁膜2上に図5(b)に示すように、高真空中において全面にスパッタリング法によりTiN膜6(パリアメタル膜)を順次形成し、下地を形成する。続いて、高真空中において全面にスパッタリング法により、銅膜7を堆積する。さらに段差被覆性をよくするためにスパッタ装置内で温度450℃で30分程度真空加熱処理される。

【0006】この後、CMP研磨により、絶縁膜2の表面が露出するまで銅膜7およびTiN膜6を研磨し、小幅配線溝3および広幅配線溝5部分以外の部分に形成された銅膜7およびTiN膜6を除去する。これにより、図5(c)に示すように、小幅配線溝3および広幅配線溝5の内部に、それぞれ溝配線8および9が形成される。

[0007]

30

【発明が解決しようとする課題】しかしながら、上述の 従来の溝配線の形成方法には、次のような問題があっ た。即ち、従来の溝配線の形成方法では、小幅配線溝3 および広幅配線溝5の部分以外の部分に形成された銅膜 7をCMP研磨して溝配線8および9を形成する際に、 広幅配線溝5の溝配線9部分では、中央部の表面が周辺 部の表面よりも低くなる、所謂ディッシングの問題が生 じ、CMP研磨工程に引き続き行われる平坦化や、組み 立て工程でのワイヤーボンデイングに大きな支障をきた すという問題があった。また、上記の従来技術では、小 10 幅溝配線領域が広範囲に続く場合にも、小幅溝配線領域 でСМР研磨時にエロージョンが生じやすい問題があっ た。これは、本来の銅系材料が持つ硬度がアルミに比べ 軟らかい事で、CMP前のウェハ表面には配線パターン となる溝を反映した凹凸が金属膜の表面に生じて、CM Pを行う場合にパターン密度に応じて局所に高い圧力が かかり、その部分の研磨速度が速くなるためである。

【0008】上記のCMP研磨における幅広配線のディ ッシングの問題を解決する方法が特開平11-1652 53号公報に開示されている。この技術では、小幅溝と 20 広幅溝に埋め込み配線を形成する際に、バリアメタル層 (TiN膜) 形成し、銅(Cu) 膜を堆積した後、Cu 膜をリフローする。次いで、銅イオンを含むスラリーで CMP研磨を行う。その後Cu膜に負電圧を加えてCM P研磨を行い、幅広溝におけるCu膜のディッシングを 防止している。Cu膜に銅イオンを含むスラリーでCM P研磨した場合、ディッシングが生じたCu膜表面には Cu膜が電気めっきされるために、ディッシングした箇 所のCu膜がある程度の厚さに補強される効果が得られ

【0009】しかしながら、この技術においては、CM P研磨しながらCu膜が電気めっきされることになり、 電気めっきで析出したCu膜中に研磨剤が混入される問 題や電気めっきで析出するCu膜厚の制御が難しい問題 がある。

【0010】上記の銅溝配線のCMP研磨におけるディ ッシングを防止する他の方法が特開平11-19562 8号公報に開示されている。この技術においては、CM P研磨剤の砥粒濃度を1重量%未満に下げるとともに、 CMP研磨剤にベンゾトリアゾール等の防食剤を添加し 40 て銅の研磨速度を下げ銅配線にディッシングが発生する ことを抑制している。しかし、特開平11-19562 8号公報の技術では研磨速度が低下する問題があった。 【0011】したがって、本発明の目的は、上記の銅系 配線材料を使用した溝配線技術の問題点を解決し、CM P研磨によるディッシングや配線の密集する領域のエロ ージョン発生を抑制し、かつ、高い製造歩留まりで製造 することができる半導体装置の配線形成方法を提供する ことにある。

[0012]

【課題を解決するための手段】本発明の半導体装置の配 線形成方法の第1の構成は、半導体基板上の絶縁膜に第 ・ 1の配線溝と該第1の配線溝よりも幅広の第2の配線溝 を形成する工程と、前記第1の配線溝および前記第2の 配線溝を含む前記絶縁膜表面に第1のバリア膜を被覆す る工程と、前記第1のバリア膜表面にめっきシード膜を 形成した後、該めっきシード膜表面に第1の銅めっき膜 を電気めっきする工程と、前記第1の銅めっき膜を熱処 理して再結晶化する工程と、前記第1の銅めっき膜上に 第2の銅めっき膜を前記第1および第2の配線溝の表面 よりも高くなる厚さに電気めっきする工程と、化学機械 研磨法で前記絶縁膜の表面が露出するまで前記第1およ び第2の銅めっき膜の形成された前記半導体基板を研磨 平滑化して前記第1および第2の配線溝に溝配線を形成

する工程とを含むことを特徴とする。

【0013】本発明の半導体装置の配線形成方法の第2 の構成は、半導体基板上の絶縁膜に第1の配線溝と該第 1の配線溝よりも幅広の第2の配線溝を形成する工程 と、前記第1の配線溝および前記第2の配線溝を含む前 記絶縁膜表面に第1のバリア膜を被覆する工程と、前記 第1のバリア膜表面にめっきシード膜を形成した後、該 めっきシード膜表面に第1の銅めっき膜を電気めっきす る工程と、前記第1の銅めっき膜を熱処理して再結晶化 する工程と、前記第1の銅めっき膜上に第2の銅めっき 膜を前記第1および第2の配線溝の表面よりも高くなる 厚さに電気めっきする工程と、フォトリソグラフィ技術 により前記第1のバリア膜を除く前記めっきシード膜、 前記第1の銅めっき膜および前記第2の銅めっき膜をパ ターニングして前記第1の配線溝および前記第2の配線 溝に選択的に表面から突出した導電体膜パターンを形成 する工程と、化学機械研磨法で前記絶縁膜の表面が露出 するまで前記導電体膜パターンの形成された前記半導体 基板を研磨平滑化して前記第1および第2の配線溝に溝 配線を形成する工程とを含むことを特徴とする。

【0014】上記の本発明の第1および第2の構成にお ける前記第1のバリア膜としてTa膜, TaN膜, Ta /TaN積層膜(但しTaNが下層)またはTiN膜を 使用することができ、また、前記めっきシード膜として はCu、AuまたはAgを使用することができる。

【0015】本発明においては、前記第1および前記第 2の銅めっき膜は硫酸酸性硫酸銅めっき液を使用した電 気めっきを使用することができる。前記第1の銅めっき 膜形成後、温度120℃以上で熱処理することにより、 前記第1の銅めっき膜が再結晶化して硬度が減少する。

【0016】上記の本発明の第1の構成においては、前 記第1の銅めっき膜は熱処理により硬度が減少してお り、その上に形成した前記第2の銅めっき膜よりも硬度 が小さく、そのCMP研磨速度は前記第2の銅めっき膜 よりも大きくなる。その結果、前記第1の銅めっき膜が 50 CMP研磨で除去され、前記第1のバリア膜(前記第1

または第2の配線溝のトップの高さの位置にある)の表 面がちょうど露出する時点では、広幅溝(前記第2の配 **線溝)上には前記第2の銅めっき膜を前記第1のバリア** 膜の表面高さよりも突出した状態に残すことができるた めに、続いて行うCMP研磨で前記第1のバリア膜を除 去して電気的に分離された前記溝配線を形成する際の前 記第2の配線溝に形成される溝配線のディッシングを防 止できる。

【0017】上記の本発明の第2の構成においては、前 記第1および第2の配線溝に熱処理により硬度が低下し 10 た前記第1の銅めっき膜と熱処理なしの前記第2の銅め っき膜の多層膜からなる導電体膜パターンを前記第1の 配線溝および前記第2の配線溝に選択的に表面から突出 してパターニングした後、CMP研磨するために、前記 第2の配線溝の溝配線のCMP研磨によるディッシング 防止と前記第1の配線溝の溝配線のエロージョン防止が

【0018】なお、上記の本発明の第1および第2の構 成の半導体装置の配線形成方法においては、溝配線表面 にSiN等の第2のパリア膜を形成することにより耐エ 20 レクトロマイグレーション性を向上することができる。 [0019]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0020】図1は本発明の半導体装置の配線形成方法 の第1の実施の形態を説明するための工程順に示した基 板要部の断面図である。まず、図1 (a) のように、あ らかじめ素子 (図示せず) が形成された半導体基板 1上 に二酸化シリコン (SiO₁) 膜等の絶縁膜2を形成し た後、絶縁膜2に、露光・異方性ドライエッチング法 (化学増幅型レジストをマスクとしてCF, /O, /Ar の混合ガスのプラズマガスを使用してエッチング) によ り小幅配線溝3 (溝幅/スペース=0.5 µm/0.5 μm、深さ0.5μm)と広幅配線溝5 (例えば、幅1 0μm、深さ0.5μm)を形成する。

【0021】次に、Ta, TaN, Ta/TaN積層膜 (TaNが下層)やTiN等のバリアメタル膜6a (第 1のバリア膜)をスパッタ法で例えば50nmの膜厚で 形成した後、連続してめっきシード膜(表示していな い)を例えば100nmの膜厚に形成する。めっきシー 40 ド膜は、バリアメタル膜6a上に電気めっきしやすくす るために使用され、Cu, Ag, Au等の熱処理により 再結晶化して硬度が下がる金属が使用される。

【0022】この上に硫酸銅めっき液を使用して電気め っきし、第1の銅めっき膜7aを例えば250nmの膜 厚に堆積する (図1 (b))。硫酸銅めっき液として は、硫酸銅 (CuSO,・5H,O):100~200g /1、硫酸 (H, SO,):50~100g/1、塩化ナ トリウム (NaC1):50~100mg/1に有機添 加剤を添加しためっき液が使用でき、液温20~30℃ 50 0.5 μm、深さ0.5 μm) と広幅配線溝5 (例え

でカソード電流密度5~20mA/cm¹の条件でめっ きされる。例えば電流密度10mA/cm゚でめっきし た場合には、平均で1分間当たり220nmの厚さで銅 めっきされる。

【0023】次に、第1の銅めっき膜7aを窒素等の不 活性ガス雰囲気中または真空中で温度120℃以上で所 定の時間熱処理する。例えば120℃では約30分の加 熱時間である。熱処理手段としては赤外線ランプやレー ザ光等が使用される。この熱処理により、第1の銅めつ き膜7aは再結晶化して硬度が減少する。

【0024】次に、図1(c)のように、第1の銅めっ き膜7aと同じめっき液を使用して第2の銅めっき膜7 bを例えば500nmの膜厚に堆積した。

【0025】続いて、CMP研磨法によりパリアメタル 膜6aが露出するまで研磨する(図1(d))。第2の 銅めっき膜7bはめっき後、<u>熱処理を施していないため</u> に、その硬度は第1の銅めっき膜7aより大きく、CM **P研磨速度は第1の銅めっき膜7aよりも小さい。その** ために、図1(d)のように、広幅配線溝5上の第2の 銅めっき膜7bは凸面形状となる。

【0026】次いで、CMP研磨により表面のパリアメ タル膜 6 aを除去し、図 2 のような溝配線 8 a, 9 aが 形成される。広幅配線溝5上の第2の銅めっき膜7bは 凸面形状になっているために、広幅配線溝5に形成され た溝配線9aのCMP研磨におけるディッシングを抑制 することができる。

【0027】なお、上記の第1の実施の形態におけるC MP研磨剤としては、通常の研磨剤(例えば、アルミ ナ:5wt%, 酸化剤:1wt%, 有機酸:1wt%を 30 水溶液) が使用できる。

【0028】次に、本発明の第2の実施の形態について 図面を参照して説明する。

【0029】図3は、本発明の半導体装置の製造方法の 第2の実施の形態を説明するための工程順に示した基板 要部の断面図である。

【0030】本実施の形態では、上記の第1の実施の形 態において、第2の銅めっき膜形成後、エッチングによ り配線溝の銅めっき膜をパターニングし、続いてCMP 研磨して表面を平坦化して溝配線を形成する場合であ る。本実施の形態では、小幅配線溝部に銅めっき膜を凸 面状に形成することによって、上記の第1の実施の形態 と同様な広幅溝配線のCMP研磨によるディッシング現 象発生抑制の他に、小幅溝配線のエロージョン現象発生 を抑制できる効果がある。

【0031】まず、まず、図3(a)のように、上記の 第1の実施の形態と同様な工程により、半導体基板1上 に二酸化シリコン (SiO₁) 膜のような絶縁膜2を形 成した後、絶縁膜2に、露光・異方性ドライエッチング 法により小幅配線溝3 (溝幅/スペース=0.5 μm/

10

ば、幅10μm、深さ0.5μm)を形成する。

【0032】次に、Ta, TaN, Ta/TaN積層膜 (TaNが下層)やTiN等のバリアメタル膜6a(第 1のバリア膜)をスパッタ法で例えば50nmの膜厚で 形成した後、連続してCu、Ag、Au等の金属からな るめっきシード膜(表示していない)を例えば100n mの膜厚に形成する。

【0033】この上に硫酸銅めっき液を使用して電気め っきし、第1の銅めっき膜7aを例えば250nmの膜 厚に堆積する(図3(b))。硫酸銅めっき液として は、上記の第1の実施の形態と同様な硫酸銅の硫酸酸性 浴が使用される。また、めっき条件も上記の第1の実施 の形態と同様である。

【0034】次に、第1の銅めっき膜7aを窒素等の不 活性ガス雰囲気中または真空中で温度120℃以上で所 定の時間熱処理する。この熱処理により、第1の銅めっ き膜7 a は再結晶化して硬度が減少する。熱処理手段と しては赤外線ランプやレーザ光等が使用される。


【0035】次に、図3(c)のように、第1の銅めつ き膜7aと同じめっき液を使用して第2の銅めっき膜7 20 成された溝配線の断面図である。 bを例えば500nmの膜厚に堆積した。

【0036】次に、フォトリソグラフィ技術により、溝 配線形成領域以外の銅めっき膜(含シード膜)を除去 し、図3 (d) のように、小幅配線溝3および広幅配線 溝5部に表面に凸面状の銅めっき膜のパターンを形成す る。パターニング方法としては、ウエットエッチング法 が使用できる。

【0037】続いて、CMP研磨法によりバリアメタル 膜6 aが除去され、絶縁膜2の表面が露出するまで研磨 し、図4のような溝配線8b,9bが形成される。広幅 30 配線溝5上の第2の銅めっき膜7 bは凸面形状になって いるために、広幅配線溝5に形成された溝配線9bのC MP研磨におけるディッシングを抑制することができ、 また、小幅溝配線(溝配線8b)のエロージョンも抑制

【0038】なお、上記の第1および第2の実施の形態 において、溝配線8a,8b,9a,9b形成後にこれ らの配線表面にSiN等の第2のバリア膜を形成するこ とによりこれらの溝配線の耐エレクトロマイグレーショ

【図2】



ン性を向上することができる。

[0039]

【発明の効果】以上説明したように、本発明の半導体装 置の配線形成方法では次の効果が得られる。

- (1) 広幅配線溝の銅めっき膜を硬度が小さい膜(下 層) と硬度が大きい膜 (上層) の多層膜構造として CM P研磨するために、広幅溝配線中央部領域のめっき膜の ディッシングを抑制できる。
- (2) 半導体基板上の絶縁膜表面の広幅配線と小幅配線 (配線密度が大きい) が存在する場合には、銅めっき膜 を硬度が小さい膜(下層)と硬度が大きい膜(上層)の 多層膜を形成した後、配線溝上に凸面状の銅めっき膜バ ターンを形成してCMP研磨するために、広幅配線のデ ィッシングと小幅配線のエロージョンを抑制できる。

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法の第1の実施の 形態を説明するための工程順に示した基板要部の断面図

【図2】図1 (d) の工程に続くCMP研磨によって形

【図3】本発明の半導体装置の製造方法の第2の実施の 形態を説明するための工程順に示した基板要部の断面図 である。


【図4】図1(d)の工程に続くCMP研磨によって形 成された溝配線の断面図である。

【図5】従来の溝配線を有する半導体装置の製造方法を 説明するための工程順に示した基板要部の断面図であ る。


【符号の説明】

- 1 半導体基板
 - 2 絶縁膜
 - 3 小幅配線溝
 - 広幅配線溝 5
 - 6 TiN膜
 - バリアメタル膜 6a
 - 7 銅膜
 - 第1の銅めっき膜 7 a
 - 7 b 第2の銅めっき膜
 - 8, 9, 8a, 8b, 9a, 9b 溝配線


【図4】



【図1】



[図5]



[図3]

